贺 超 陈伟明 刘业异
(中国科学院光电技术研究所,成都610209)
【摘要】 本文阐述了双频激光干涉仪的结构和原理,并介绍用新型大规模逻辑器件CPLD完成双频激光干涉仪比较器单元电路的设计、仿真调试和制作。
关键词:双频干涉;比较器;CPLD
1 引 言
激光以其高光源亮度、很好的方向性和单色性在长度精密测量中得到广泛应用。双频干涉仪是利用激光的双频干涉原理和多普勒效应对运动的待测目标进行精密的长度测量和定位。双频激光干涉法具有精度高、对环境条件要求低等特点,而使双频干涉仪在微电子领域得到广泛应用。精度高和速度快是双频激光干涉仪的发展目标和方向,但同时二者又是一对矛盾。目前,美国HP公司生产的双频激光干涉仪已推出分辨率0.005μm,速度达到300mm/秒的激光干涉仪系统。我国目前生产的激光定位测量系统精度低、速度慢,还不能满足高速实时控制的需要,其中器件性能和电路制作是一个重要原因。
可编程逻辑器件近几年来在电路设计中得到越来越多的重视和应用。它们集成度高、功耗低、高速、灵活,再加上在线可编程方便,特别适合于结构复杂的大型逻辑设计。本文作者使用Altera公司生产的新型大规模逻辑器件设计制作了双频干涉仪的比较器单元电路。
2 双频激光干涉仪测长的工作原理
双频激光干涉测量系统主要由光路和电路两大部分组成。
(1)光路部分构成如图1〔1〕:
激光器发出两列偏振方向相反、频率差f 1-f 2=1.8MHz的圆偏振光。借助于对偏振适当敏感的光束分离器,将光分离成两束,频率f 1的一束光到达远处的可动角反射器(安装在待测目标上),频率f2的光束入射近处静止角反射器。速度为v的可动角反射器位置变化L(t)将使返回的光频率发生多普勒频移△f 1。包含f 1、f 2两个频率的光束在非线性光电探测器6中发生双频干涉〔2〕,形成差频为f 1-f 2的电流信号,作为参考信号。同理,由可动角反射器返回的频率为f1+△f2的光束与频率为f2的光束在光电探测器5中产生的差频为f1+△f 1-f 2的电流信号,作为位移测量信号。根据多普勒效应,有:
根据待测目标运动的方向决定取正或负,快速脉冲转换器输出的脉冲数N为:
因此,被测目标位移为
由上式可知,只要将累计脉冲数N转换成具有长度单位当量的脉冲数,即可由可逆计数器计数后由显示器显示被测目标位移值。
(2)电路处理部分的构成如图2:
从光学部分输入的参考信号f 1-f 2和位移测量信号f 1+△f 1-f 2在快速脉冲转换器中经锁相、相减求得差频,即:
依据式(3)对△f 1积分,最后输出up脉冲(L(t)为正)或down脉冲(L(t)为负),作为实时测量信号。同时,计算主机发出对运动目标物的定位信号。补偿器针对环境的大气压和温度对激光波长的影响,对定位信号进行补偿和修正。
在比较器中,测量信号和修正后的定位信号进行比较。比较器根据比较结果,对目标物输出实时控制信号。
3 用CPLD实现电路设计
可编程逻辑器件PLD(Programmable Logic Device)是专用集成电路ASIC的一个分支,是继74系列TTL和CMOS等中小规模通用数字逻辑器件之后发展起来的新技术,近几年来在电路设计中得到越来越多的应用。经过近三十年的发展,可编程逻辑器件已经形成了一个体系。它包括:简单PLD,如PAL—可编程只读存储器,GAL—通用阵列逻辑器件;高密度PLD,如FPGA—现场可编程门阵列和CPLD(complex PLD)—复杂可编程逻辑阵列〔3〕,成为了数字电路设计中发展最活跃的领域。目前,CPLD因集成度高、时延可预计、速度快且功能强大,已成为PLD的发展主流。它能完成各种布尔表达式,寄存器甚至处理器等功能。这种发展除硬件因素外,同时还表现为CPLD软件开发工具的功能不断得到发展和完善。传统的电路设计中许多硬件设计和调试工作,现在都可以通过软件设计和仿真的方法来完成,且更准确灵活。使用CPLD软件包进行电路设计,有多条技术途径,基层设计方法有:(1)使用VHDL硬件描述语言;(2)使用基本门级器件和参数库的功能器件绘制电路图;(3)由相关输入、输出的波形图进行设计。同时,它们各自设计的低层功能块又可在高层相互调用。
三种基层设计方法中,VHDL硬件描述语言是特别值得重视的设计方法。它是一种模块化的高级语言,特别适合描述复杂的组合逻辑、组合运算、状态机和真值表。它是八十年代美国
国防部资助的一项VHISC(超高速集成电路)计划项目,由IBM、Texas仪器公司和Intermetrics公司联合开发而成。VHDL提供了在顶层和底层门电路下描述网络、系统和组件的能力,使得我们能够用程序设计的方法来开发硬件电路。这样做的优点有:(1)具有组织严密的设计能力。(2)使得电路设计标准化。
我们使用Altera公司生产的CPLD器件FLEX10k20设计双频干涉仪中比较器单元,其结构功能如图3所示,它的工作过程如下:在控制命令指挥下,从快速脉冲转换器输入来的up脉冲或down脉冲先经脉冲处理电路进行回滞消差(去掉启动或反向时第一个脉冲),然后进可逆计数器进行计数,计数值与目标值在减法器中相减,偏差值经当量变换后送往运动控制电路。设定的允差值与实际的偏差值比较,当偏差值小于允差值时发出空(NULL)信号。另外,系统主机还可采集计数值,进行功能自检等。
针对比较器中各模块的功能和特点,对于可逆计器等模块,直接调用库中相应功能器件进行电路图设计;对于当量转换和控制译码等单元,则用VHDL语言进行描述设计,既方便又直观。某当量转换块的VHDL描述如下:
END TABLE;
END;
将其编译后即可作为可调用的功能模块。
Up和down脉冲输入接口需要缓冲驱动,其中的一些模拟处理电路无法集成在CPLD中,这些部分则由少量外接器件完成。这样,原需近百个中小规模标准数字逻辑器件的系统仅用四至五片器件就完成了设计。
4 仿真调试
仿真可分两步进行,第一步软件分析,第二步硬件仿真。设计完项目顶层电路文件后,即可进行编译、波形分析和工作速度测试等。值得一提的是,软件包允许用户对CPLD的I/O脚自定义,这对灵活处理硬件布局布线提供了极大的方便。波形仿真分析功能通过给出输入波形的模拟响应,帮助用户检查工作逻辑是否正确、有无竞争毛刺等;工作速度测试则给出各级模块的预计时延矩阵及输入与输出间允许达到的最大工作速度。如果上述这些机助分析结果不理想,则可对原设计进行相应修改,再重新分析、修改,直到满意为止。
硬件仿真调试则是在电路板上进行。先用Bitblaster串行口下载电缆或Byteblaster并行口下载电缆分别连接到电路板和计算机上,然后用计算机下载编译结果、配置CPLD器件(我们选的是FLEX10K20),进行电路板的调试检查。在管脚定义和逻辑功能检测都没有错误的情况下,将设计板插入原装仪器,由计算机下载同样数据配置器件,进行在线系统仿真调试。最后,当系统工作正常后,把最终的汇编结果写入配置EPROM中,即可脱离计算机而独立工作。
我们在软件仿真CPLD比较器时,器件工作频率可达44MHz。考虑硬件分布参数的影响,实际允许的频率要低一些,但仍然大大超过了实时控制所需的9MHz工作频率。实际运行情况是比较好的。
5 结束语
本文对双频激光干涉仪的工作原理和逻辑可编程器件的发展及使用CPLD设计双频激光干涉仪的比较器单元电路的实践作了介绍,由于采用了可编程逻辑阵列,使硬件结构极为简单,仿真和修改极为方便,可实现的速度大大提高,研制结果是令人满意的。
