摘 要:为了实现对铁磁性管道缺陷的无损检测,本论文运用Altera公司的FPGA技术,设计并实现了远场涡流检测仪,并重点介绍了系统体系结构的设计。最后通过对有人工缺陷的管道进行检测,表明远场涡流检测仪的设计方法可行。由于采用了全新的FPGA 技术,性能有了较大的提高。
1 引言
远场涡流检测作为涡流无损检测技术的一个重要分支, 目前在各个行业的管道日常维护和安全保障中发挥着重要作用。在核能、电力和石油化工等领域里,很多装置中都有金属管道, 它们在使用过程中由于高温、高压和强腐蚀介质的作用, 管壁容易受到损伤和腐蚀破坏,产生裂纹、点蚀、或减薄等,严重威胁着设备的安全运行, 因此对其进行在役检测有着巨大的经济意义。
常规涡流检测技术由于受到集肤效应的影响,难以检测出管道外表面的缺陷;同时由于易受提离效应以及被测试件电磁特性不均匀等因素的影响,从而造成检测信号复杂,检测结果判断困难。相对于常规涡流检测技术,远场涡流(Remote Field Eddy Current RFEC)检测技术是一种能穿透金属管壁的低频涡流检测技术,在近几年迅速发展。
相对于常规涡流检测和超声检测等其它检测方法而言,远场涡流检测技术具有下列优点:
1.管子外壁缺陷与内部缺陷在检测中具有相同的灵敏度;
2.管壁厚度与检测出的相位成正比, 易于缺陷的分辨;
3.受提离效应影响非常小,可以节省清洁的时间,更加实用;
4.管道内的液体介质或气体介质对结果无影响;
5.检测设备体积小、重量轻,便于现场灵活远用;
6.与超声检测相比,不需要祸合剂,更容易实现。
由此可见,远场涡流检测在管道检测方面具有很大的优势,它对铁磁性管道的内外壁缺陷具有相同的灵敏度且不受集肤效应的限制,能同时检测凹坑、裂纹和壁厚减薄等多种缺陷,被认为是一种最有发展前途的管道检测技术[1]。
2 远场涡流检测的工作原理
远场涡流检测方法采用内部探头对管材实行透壁检测,这是一种低频穿壁技术,它对管材的凹坑、裂纹、壁厚收缩及电阻率和磁导率的变化均能响应, 并对管内、外部的异常变化有着相同灵敏度。远场涡流系统的探头是该系统的主要部件之一,它采用与管道同轴放置的内部螺线管作为激励线圈,通以低频交流电,一组或多组检测线圈排列安放在靠近管壁的内表面处。检测线圈安放位置与常规涡流装置不同(如图 1),它安装在沿轴向距离激励源 2-3 倍管内径处,需要测量的不是线圈阻抗,而是检测线圈的感应电压及其与激励电流之间的相位差。如果在一根无缺损的长铁管中改变激励线圈和检测线圈间轴向距离,并对应测出检测线圈感应电压及其相位,就可得到激励线圈周围电磁场分布的一些特征,我们把距激励线圈较近、信号幅值急剧下降的区域称为近场区或直接藕合区;信号幅值急剧下降后变化趋缓而相位发生较大跃变之后的区域称为远场区或间接藕合区。远场涡流探头中的检测线圈必须放在远场区,远场区一般距激励线圈 2-3 倍管内径处[2]。
根据相关理论和实验研究证实:其检测线圈的场由两个分量合成,其一称为直接藕合分量,产生于激励线圈,并一直保留在管道中,直接藕合场随着激励源轴向距离的增加,按指数规律衰减。另一分量是远场分量,激励线圈产生的场部分在激励线圈附近穿透管壁扩散,在些过程中,因为涡流的作用,场相位发生移动、幅值衰减。然后,该能量在管外传播、衰减速度减慢。对于铁磁管道, 该能量有被管道引导而沿管外壁扩散的趋势。在远场区域外部,直接藕合场比内部大得多,管内场的主要部分由外部场通过管壁扩散回来。在这个过程中, 场再次衰减并有相位移动。像常规涡流技术一样,裂纹以阻断涡流路径的方式产生信号,与常规涡流技术不同的是管外的裂纹产生与管内裂纹相同的信号,这是因为它们与能量流的交互作用是相同的。
3 系统的构建
3.1 系统的总体设计方案
基于 F P G A 的远场涡流检测仪硬件系统的由模拟和数字两部分组成,系统的结构框图如下所示:
本系统采用的核心器件是一块 Altera 公司的 FPGA芯片,型号是 Cyclone II 系列的 EP2C8Q208C8,该器件采用了 TMSC 的 90nm,低 K 值电介质工艺,从而保证了实用性和低成本。采用 PQFP 封装,拥有 208 个引脚、8254 个逻辑单元、36 个 M4K 存储模块,18 个嵌入式乘法器及 2 个 PLL。在本检测仪的设计中,将采用 Altera公司的 SOPC 技术,使用软核处理器 NIOS II。
CPLD 芯片主要用来缓冲模数转换芯片所采集的数据。数模转换采用 14 位的高速 DAC904,模数转换采用14 位模数转器 AD9240,该芯片与传统的 A/D 不同,它完全依靠时钟控制采样、转换和数据输出。本系统自通电起,A/D 和时钟电路始终处于工作状态,对数据不停的进行转换,以减少误码率,提高采样精度。DDS 产生正弦波,然后数模转换,再通过放大电路,产生足够大的驱动电流,以驱动探头内的激励线圈。
对来自检测线圈的信号, 通过放大器及带通滤波后,放大到足够的信号幅度检测。同时 NIOS II 处理器通过比较一路同激励信号同频率的相关信号,处理并得到采集到的信号和激励信号之间的相位差。然后系统软件将得到的相位差通 LCD 或者数码管显示出来。通过相应的标定和精度设置,在检测过程中,如果相位差出现超出精度范围的异常,系统通过声光系统报警,提示使用者检测到了异常。
3.2 FPGA上的控制系统设计
FPGA 的控制系统包括 A/D 采集控制模块,LCD 显示模块,键盘控制模块,存储器模块等。系统设计使用Altera 公司提供的 SOPC Builder 开发完成。SOPCBuilder提供了一个强大的平台,可以非常方便的组建一个模块级的系统。SOPC Builder 的组件库包含了从简单的固定逻辑的功能块到复杂的、参数化的、可以动态生成的子系统等一系列的组件。这些组件包含了 NIOSII 处理器以及其它一些常用的外设 IP 模块,用户也可以创建自己定制的 SOPC 组件。按照 SOPC 系统的开发流程:构建开发、系统集成、系统生成,最后生成 BlockSymbol File,在Quartus II界面根据电路图分配引脚将整个文件下载到 FPGA 中[3-4]。
SOPC 系统的配置如图 3:
3.2.1 IP模块开发
本系统根据需要使用了一些 Altera 公司的常用的IP 模块,如 Nios II 软核处理器,存储器控制器,并行 IO口等。此外根据系统的特点, 我们自己设计了 L C D 显示,DDS,和数据采集等模块。IP 模块的设计遵循 Avalon总线规范,主要使用 Verilog HDL 语言进行设计。
3.2.2 系统集成
利用 SOPC Builder 将自己编写的 Verilog HDL 代码生成相应的 IP 模块。此时开发的 IP模块跟 Altera公图 3 SOPC 配置框图司提供的 IP 模块没有任何本质的区别。将系统需要的相关 IP 模块加入到系统中并连接好,作好相关的配置后后生成系统。
3.2.3 系统生成
在 SOPC Builder 中,添加所有的 IP 模块,并对 NiosII CPU 以及各外设模块的特性,参数和系统的地址进行配置。然后启动SOPC Builder中的Generate,使之生成用于综合和仿真的文件;最后,使用Quartus II软件锁定端口引脚,对生成的 Nios II 系统进行仿真、综合、适配、下载和 FPGA 配置。
4 软件系统设计
4.1 软件系统总体设计
本系统的软件设计主要 Nios II 集成开发环境下进行,Nios II集成开发环境是Nios II嵌入式处理器的基本软件开发工具。Nios II IDE 基于开放式的、可扩展Eclipse IDE project 工程及 Eclipse C/C++ 开发工具(CDT)工程。所有软件开发任务都可以在 Nios II IDE下完成,包括编辑、编译和调试程序。Nios II IDE 为软件开发提供四个主要的功能:工程管理器,编辑器和编译器,调试器以及闪存编程器。
系统的软件部份主要包括键盘的扫描模块、液晶显示模块和参数存储模块。参数存储模块使用的芯片是 FM24C64,采用 I2C 总线与 Nios II 通信。这些功能主要在 NIOS IIIDE 中用 C 语言完成,为系统提供了良好的人机操作界面。
4.2 CPLD数据缓冲模块设计
系统中的 CPLD 主要起缓冲作用,在本系统中,将两片 AD9240 转过来的 28 位数字信号放在 CPLD 中,存储一个周期,等待数据采集 IP 放入 SDRAM 中,这部分功能用 Verilog HDL 实现,其主要代码如下:
module ceshi(cpld_clk,in_data,ad1_otr,ad2_otr,
ad1_clk,ad2_clk,out_data);
input cpld_clk;
input[27: 0] in_data;
input ad1_otr;
input ad2_otr;
output ad1_clk;
output ad2_clk;
output[27:0] out_data;
reg[27:0] data;
always@(negedge cpld_clk)
begin
if(!(ad1_otr|ad2_otr))
data<=in_data;
else data<=data;
end
assign out_data=data;
assign ad1_clk=cpld_clk;
assign ad2_clk=cpld_clk;
endmodule
4.3 Nios IIC语言至硬件加速编译器
Nios II C 语言至硬件加速(C2H)编译器将对时间要求较高的 ANSI C 函数转换为 FPGA 中的硬件加速器,大大提升了软件性能。与通用 CPU 相比,硬件加速器利用 FPGA 并行处理结构,在每一个时钟周期中完成更多的计算操作, 将性能提升几个数量级。在系统中,对于影响速度的一些函数使用硬件加速功能,使系统在性能上有了较大的提高。C2H 利用 SOPC Builder工具生成的宽带 Avalon 互联结构,能成功的处理外部存储器操作,例如指针分散和数组访问等。它分析要加速实现的存储器接口类型,生成硬件加速逻辑以及合适的Avalon 主机和从机接口,达到与存储器延时的匹配。这样,分担了 Nios II 处理器的数据计算和存储器访问功能,使处理器能够更好的处理其它任务。由于 Avalon 互联架构并没有限制主机和从机的数量,因此,Nios IIC2H编译器可以根据转换目标代码的要求,产生多个存储器自治硬件加速器。Nios II C2H 编译器帮助 Nios II 用户以最少的资源占用来达到提高系统性能的目的[5-6]。
本系统利用 Nios II C2H 对数据采集部分的对系统性能要求较高的几个函数进行了硬件加速,使系统的性能有了较大的提高。
5 实验结果与分析
整个系统设计制作完成之后,将该检测装置用来检测有人工缺陷的铁磁管道上,实验的结果表明,该系统有较高的灵敏度,工作稳定可靠。
下面给出一组在实验室用该套设备检测有人工减薄缺陷的钢管得到的一组数据。从该组数据可以看出,缺陷处有双重表示的特点。在检测线圈经过 210 处,幅值达到了最大值,相位差最小,设备在 200 到 230 之间,警报指示灯闪烁,检测到管道的人工缺陷。在 360 处,当激励线圈经过人工缺陷处时,又一次产生幅值最大,相位最小的特征。在 340 到 380 处,设备再一次报警。从试验的结果可以看出,该设备能成功的检测出管道的缺陷。
6 结束语
基于 FPGA 的远场涡流检测仪的研究,采用了最新的 SOPC 技术,以 NIOS II 软核处理器处为理核心,设计了 DDS 、数据采集、控制面板等模块。在实验室的条件,用该检测系统测量具有人工缺陷的管道,成功的检测出了管道的缺陷位置,设备在对缺陷位置报警。整套设备由于使用 Altera 的 SOPC 技术,在实际应用时能够做到硬件电路简单、小型化、成本低、可以灵活地升级系统等优点。采用 FPGA 来实现片上系统(SOC),在检测速度上得到了极大的提高。
参考文献:
[1] SCHMIDT T R.History of the remote field eddycurrent inspection technique[J].Materials Evaluation,1989,47(1):14-22.
[2] 徐小杰,罗飞路等.远场涡流传感器与信号调理电路优化设计及应用[J].仪表技术与传感器,2006,(6):3-5.
[3] 徐光辉.如何应用Nios II嵌入式处理器和C2H进行IP摄像头的设计[C].Altera 2007全国教师会议,2007:3-7.
[4] 吴继华,王诚.Altera FPGA/CPLD 设计(高级篇)[M].北京:人民邮电出版社,2005.
[5] 徐光辉,程东旭,黄如等.基于FPGA的嵌入式开发与应用[M].西安:西安电子科技大学出版社,2004.
[6] 余佳.FPGA系统的设计与实现[J].计算机与数字工程,2005,(1):11-17.
作者简介:何云斌(1972-),男,副教授,博士,硕士生导师,研究方向: 嵌入式技术, 数据库理论及应用。
