基于CPLD 的LXI 星型集线器设计

   2023-07-11 互联网2670
核心提示:1 引言 LXI(LAN Extensions for Instrumentation)意为LAN 对仪器的扩展,它是以LAN 为基础,为高效能的仪器提供一个自动测试系

1 引言 LXI(LAN Extensions for Instrumentation)意为LAN 对仪器的扩展,它是以LAN 为基础,为高效能的仪器提供一个自动测试系统的新型模块式平台。LXI 由安捷伦和VXI 科技公司于2004 年9 月联合推出,目前已有多家厂商加入LXI 联盟。 LXI 仪器按照不同的同步方式,被划分为A、B、C 3 个类别,并提供了3 种触发机制。C 类仪器要求具有LAN 接口和嵌入式Web 接口以及IVI 驱动器,仅需要基于消息的同步方式;B 类仪器在C类仪器的基础上增加了IEEE 1558 同步功能;A 类仪器在B 类仪器的基础上增加了硬件触发总线。LXI硬件触发总线提供了比IEEE 1588 更高精度的模块间触发,主要用于传输模块间高速触发事件。 LXI 硬件触发方式通过菊花链和星形配置提供确定的触发接口,这种接口基于一个8 通道的多点LVDS 信号传输系统,允许LXI 设备被配置成触发信号的接收端和发送端。LXI 触发总线有一个输入和一个输出端口,允许以方便的菊花链方式或星形方式连接LXI 设备。在星形集线器(STAR HUB)的连接下还可以形成混合连接,如图1 所示。从拓扑结构上来看,在混合连接中,整个结构可抽象成星形连接方式,而各个通道下的连接为菊花链连接方式。LXI 触发总线灵活的连接方式为自动测试系统的组建提供了方便。   2 LXI 的星形集线器工作原理及特性 LXI 标准支持传统的硬件触发线的使用,并提供了最多8 个独立通道的可编程硬件触发。触发总线接口是一个25 针100 MHz 的基于8 通道多点式的有线低压差分信号(LVDS)的LXI      

专用接口,8 对差分信号触发线中的每个通道可以独立传输一个触发信号,每个通道使用M-LVDS 驱动器和接收器完成触发事件的传输。 LXI 触发总线可以工作在线或(wired-OR)或驱动(Driven)模式下。像局域网消息触发一样,每个仪器对触发总线的反应是可编程的。同样地,因为触发信号的功能是没有确定的,所以LXI 仪器也可以使用触发总线上传输内部信号。LXI 仪器在扩展触发系统容量时,可利用星形集线器将一个通道的触发信号转接为另一通道的触发信号。这样,当用等长的电缆将设备连接到星形集线器时,触发信号源可以发送触发事件到集线器,然后通过集线器能以相等的时间转发触发事件至其他设备。 根据LXI 标准,对LXI 的星形集线器有以下四点硬性要求: (1)至少要求提供3 个LXI 触发总线连接器(即连接端口PORT)。         (2)每个星形集线器端口的每个通道都要为外部的M-LVDS 双绞线和内部信号电路提供半双工的数据缓冲,以此方式为集线器和连接设备提供点对点连接。 (3)每个星形集线器端口的每个通道应该提供内部的集成终继器电阻,即对于每个独立的通道,在同相信号线和反相信号线之间串联2 个50 Ω 电阻,并且2 个电阻的连接点与地之间需连接10 nF电容。这是根据LXI 标准,在菊花链中的最后一个设备,它的输出连接器必须接一个终端连接器,保证传输线正确的结束。 (4)星形HUB 应至少具备在接收一个来自任意端口的任意通道的信号的同时,又能将此信号同步转送到其他任意端口的同一通道的能力。   3 星形集线器的硬件实现 根据LXI 标准中对星形集线器(STAR HUB)的功能描述,在硬件上必须提供一个能实现HUB功能的高速逻辑控制状态机,同时由于LXI 触发总线由带可控电阻的M-LVDS (多点低电压差分信号)双绞线组成,所以在硬件设计时,每个LXI 触发总线硬件通道必须遵循TIA/EIA-899 标准的带一类接收功能的半双工多点低电压差分信号。所以设计选用了CPLD 器件作为控制核心,搭配M-LVDS收发器作为星形集线器的硬件平台。 3.1 基于CPLD 的控制状态机 CPLD(Complex Programmable Logic Device,复杂可编程逻辑器件)是在PAL、GAL 等逻辑器件的基础上发展起来的,同以往的GAL、PAL 等相比,CPLD 的规模比较大,适合于时序、组合等逻辑电路的应用场合,它可集成成千上万门的数字逻辑电路,且CPLD 的速度比FPGA 快,并且具有较大的时间可预测性。在编程方式上,CPLD 主要是基于E2PROM 或FLASH 存储器编程,编程次数可达1 万次,优点是系统断电时编程信息也不丢失。设计采用Altera 的MAX 系列的EPM7064 -5 型的CPLD,芯片采用44 针脚的TQFP 封装,其用户可自定义管脚为28 针,其内部具有32 个宏单元,内部资源可满足本设计的需要。外接50M 有源晶振,保 证高速逻辑控制的需要。 根据LXI 标准对星形集线器的定义,按照实际需求,实现了一个四通道的LXI 的硬件触发集线器,其逻辑原理图如图2 所示。   在图2 中,CPLD 内部需要一个复杂模型的状态机,状态机的逻辑需要控制待命(Arm)、触发(Trigger)和事件侦听(Event)等信号。以通道1 为例:任意一个端口(PORT)内部的通道1(Channel 1)发出的信号,都可以通过星形集线器(STAR HUB)内部的逻辑状态机将信号传送至其他端口(PORT)的同一通道(即Channel 1)中去,并在一定程度上保证数据传输的同步性。其他通道的传输亦如此。这样拓展了LXI 系统的容量,延伸了系统传输的距离。 3.2 M-LVDS 收发器 M-LVDS (Multipoint-Low Voltage DifferentialSignaling) 技术能提供比RS485 更高的信号传输速率,可达500 Mb/s。通过控制输出数据的压摆率和输出幅度,M-LVDS 很好地解决了电磁干扰问题以及功耗问题。 M-LVDS 驱动器的基本特性是产生至少100mV的差分电压。在50Ω 负载下,M-LVDS 驱动器输出驱动电流约是LVDS 的3 倍,具有更大的驱动能力。驱动器输出的电势偏移为-1~+3.4 V,比LVDS 标准提高了±1 V 的噪声容量,这就使得M-LVDS 可用于其交换电路暴露于噪声源的场合。因此,M-LVDS很好地满足了触发总线低延迟、低抖动和高速传输的要求,而且可以实现多点LVDS 连接。 LXI 标准推荐使用的M-LVDS 收发器为德州仪器TI 的SN65MLVD080 或者SN65MLVD200A 芯片。设计选用了SN65MLVD080 芯片完成对LVDS信号的控制。SN65MLVD080 提供了8 通道的半双工M-LVDS 收发器,遵循TIA/EIA-899 标准,可以工作在250 Mb/s 的信号传输速率之下,采用了64 脚的TSSOP 封装。   4 星形集线器逻辑控制 基于HUB 的功能与SN65MLVD080 芯片的逻辑真值表,CPLD 的控制引脚与SN65MLVD080 的连接如图3 所示。

 

   (1)CH_DE1———CH_DE4 与CH_R1———CH_R4分别与CPLD 芯片相连,作为CPLD 内部的状态机的输入和输出,实现STAR HUB 的作用。 (2)A-B 为差分信号,接至LXI 器件的接口或插座,在PCB 走线时应遵循差分线的走线。 (3)根据HUB 的要求,当某一通道不传输信号时,不应在该通道的LVDS 双绞线上产生差分信号,故可以利用使能端DE 来控制信号的发送,将发送端D 始终置为高电平,这样,当使能端DE 为低电平时,在双绞线上形成的是三态,而不会影响其他端口信号的发送。 (4)由于接收信号的随机性以及待命(Arm)、触发(Trigger)和事件侦听(Event)对状态机的直接影响,故接收端口R 的使能端应一直打开,始终保持接收允许状态,故RE 端一直置为低电平。 在CPLD 内部的控制逻辑状态机采用VerilogHDL 语言编写。采用三段式状态机,这样可以使FSM 做到同步寄存器输出,消除组合逻辑输出的不稳定与毛刺的隐患,而且更利于时序路径分组,一般来说在FPGA/CPLD 等可编程逻辑器件上的综合与布局布线效果更佳。 状态机初始化由空闲状态进入事件侦听(Event)状态,等待接受信号;当某一通道首先接收到信号,即CH_R1 出现确定电平时,根据其值判断状态机进入触发(Trigger)状态或者控制待命(Arm)状态;在触发状态下首先将其他三

 
举报收藏 0打赏 0评论 0
 
更多>同类资讯
推荐图文
推荐资讯
点击排行
网站首页  |  关于我们  |  联系方式  |  使用协议  |  版权隐私  |  隐私政策  |  网站地图  |  排名推广  |  广告服务  |  积分换礼  |  RSS订阅