以太网已成为最常用的企业通信标准之一。随着大多数企业从传统信息系统转移到基于网络的应用，各企业网络中的带宽利用率在大幅提高。
带宽要求不断提高，推动交换机—路由器生产商不得不设计出新型系统以满足不断增长的带宽需求。这一趋势也在交换机—路由器的端口数量上得到了充分的 体现。比较典型的是，交换机—路由器端口数量从每系统8个在短时间内上升至每系统72个。
设计人员目前面临的关键问题之一是，端口密度不断增长的同时还要求降低系统成本，减少功耗并缩小系统尺寸。为了解决上述问题，业界推出了多端口千兆 位以太网收发器(串行器/解串器)。
千兆位以太网可分为两组。将第一组收发器统称为1000BaseT收发器(铜缆千兆位以太网PHY，符合IEEE 802.3ab标准)。第二组收发器称为电子收发器，用于驱动SFP(小型可插拔)和GBIC(千兆接口转换器)等光学模块。通常将上述收发器称为千兆位 以太网收发器或串行器/解串器(符合IEEE 803.z标准)，图1是千兆位以太网的信号链示意图。本文将着重介绍第二种类型的收发器，因为该类型的收发器对当前系统设计的成本、功耗以及尺寸大小均产生了巨大影响。
图 1：千兆以太网信号链
企业网络中部署的10/100/1000BaseT端口越来越多，路由器的瓶颈主要存在于千兆位以太网的上行端口。所以，为解决这一问题，不仅在交换机路由器上需要增加更多千兆位以太网上行端口，而且配线室与数据中心也需要较大型的千兆位以太网交换机。
图 2：千兆位以太网光端口数量预测
用于驱动光学上行端口的千兆位以太网收发器，经过10年来的不断发展，已从单端口器件逐渐演变成一个大型而复杂的多端口片上系统。图2显示了千兆位 以太网光纤端口的发展情况及对未来增长的预测。随着10/100/1000BaseT端口不断增长，以太网交换机路由器需要继续增加上行端口的数量。
关键的设计问题与需求
开发人员在为某个应用选择千兆位以太网收发器时必须考虑多个标准，尤其是端口数量较多的设计。因为这种设计面临着功耗高、散热问题突出以及板级空间 有限等问题。设计人员应考虑四大关键部分：接口(并行与串行)、功耗、封装以及成本。
● 并行接口
设计人员应考虑千兆位以太网收发器的多个接口并加以选择。这些接口包括并行数据接口、高速串行接口以及控制接口。千兆位以太网收发器的并行接口近期 发展较快。多年来，10位并行接口(TBI)一直主导着千兆位以太网收发器的市场格局，因为这种接口的设计和实施都比较方便。10位接口(TBI)从千兆 媒体独立接口(GMII)演化而来，GMII接口是由执行以太网规范的标准机构定义的。
TBI/GMII接口包括LVTTL信号级，数据从参考时钟的上升沿开始计时。TBI与GMII接口的主要区别在于，GMII接口还包括物理编码子层(PCS)功能，支持TBI接口的器件通常不包含上述功能。选择TBI还是GMII接口，主要取决于所采用的媒体访问控制器(MAC)以及是否具备必需 的PCS功能，或收发器是否需要这些功能。
近年来，TBI/GMII接口已逐渐让位于精简接口，以降低整体引脚数量及芯片尺寸，同时提高端口密度。为了适应这些变化，必须尽可能减小相关 ASIC/MAC器件带来的成本增加，同时提高系统端口数量。最常见的精简接口包括十位精简接口(RTBI)与千兆媒体独立精简接口(RGMII)，引脚 功能参见表1。
表 1：精简接口引脚功能
RTBI如其名称所示，是传统10位接口的精简版，原始的并行位宽度从8/10位降至4/5位。(8/10或4/5取决于片上或片下是否出现8位 /10位编解码)。信号级为LVTTL、SSTL2到HSTL。4/5位在参考时钟的上升沿和下降沿都计时。该精简接口完全能达到与传统10位接口相同的 数据速率，而引脚数则减少了一半。当系统带有24个或48个千兆位以太网端口时，引脚数减少所带来的效益是相当显著的。
RGMII作为TBI/GMII和RTBI的替代方案而开发。简单而言，RGMII将I/O引脚的最大数量从23减少至12(包括控制引脚)。这是 通过对四个数据信号用一个控制信号在参考时钟的两沿进行多路操作来实现上述目的。
那么，在实际应用中，用户选择哪种并行接口呢?为了回答这一问 题，设计人员应认真计划并了解信号链，特别是千兆位以太网收发器MAC/ASIC接口的设计。如果目标是尽可能提高千兆位以太网端口的数量，同时还要保持 系统大小不变，那么就应考虑采用某种精简接口(RTBI/RGMII)。
● 串行接口
当前千兆位以太网收发器上的高速串行接口分为以下信令级类型：LVPECL(低电压伪发射极耦合逻辑)、电流模式逻辑(CML)以及电压模式逻辑 (VML)。过去，选择串行接口的标准主要是由收发器需连接的光学模块类型所决定。现在的设计均采用交流耦合的SFP光学模块，因此上述考虑事项已不太重 要，工程师更多地需要考虑I/O提供的功率因数及端接要求等。例如，德州仪器(TI)的新型收发器采用VML技术，内置端接功能，交流耦合的VML驱动器 与LVPECL兼容。
VML驱动器采用CMOS工艺，其优势在于无须外接上拉电阻，因为其架构采用了NMOS与PMOS晶体管，有助于驱动上升与下降的信号沿。
选择正确的串行接口时需要考虑的关键问题包括：对功耗的整体影响;对实施的整体影响;与光学/电气模块的互操作性。
● 控制接口
随着单颗硅芯片上的端口数量不断增加，控制接口也从各端口分别采用独立I/O引脚逐渐转变为串行通信总线。就以太网而言，串行通信总线称为管理数据输入输出 (MDIO)。该总线由IEEE通过以太网标准IEEE 802.3的若干条款加以定义。MDIO是一种简单的双线串行接口，将管理器件(如微处理器)与具备管理功能的收发器(如多端口千兆位以太网收发器或 10GbE XAUI收发器)相连接，从而控制收发器并从收发器收集状态信息，MDIO的使用范例如图3所示。可收集的信息包括链接状态、速度能力与选择、断电、低功率休眠状态、TX/RX模式选择、自动协商控制、环回模式控制，以及其他众多功能。除了拥有 IEEE 要求的功能之外，收发器厂商还可添加更多的信息收集功能。
图 3：MDIO使用范例
对于多端口千兆位以太网收发器而言，建议选择MDIO设备，而不要选择不带稳健性强的控制接口的设备。
● 功耗
功耗几乎对所有电子设备而言都是至关重要的。就以太网路由器与交换机而言，该问题是端口数量较多时的主要因素。在设备大小保持不变的前提下，随着千 兆位以太网端口密度的不断增加，要求功率基本保持不变。设计人员必须在相同的机架上加入更多端口，但整体用电则应保持不变或只能略为上升。过去五年来，千兆位以太网收发器的硅芯片技术工艺用电曲线不断下降，从BiCMOS/BiPolar技术转变为低功耗的CMOS技术，每端口的功耗已从约1W降至不足 200mw。
在选择千兆位以太网收发器时应选用CMOS工艺的器件。这些器件的功耗范围应为每通道200～300mw，电源电压也应随着工艺而变化，大多数器件 均支持2.5V或1.8V的电源电压。
● 封装
目前大多数多通道收发器都采用较大型的塑封球栅阵列(PBGA)封装，球栅间距从1mm到0.8mm不等。图4显示了多通道与单通道器件之间的差别。
图 4：多通道与单通道器件体积比较
封装选择常常在决定一项设计可包括多少个端口方面发挥重大作用。就千兆位以太网收发器而言，为了实现设计目标必须采用DDR并行通道模式的较大型 BGA封装。在决定封装选择时，应综合考虑电路板设计的限制因素以及整体系统架构。在某一点上，BGA的尺寸如果过大，就会抵消更多端口数量所带来的优 势。目前的千兆位以太网收发器必须在提高通道数量与接口模式复杂化之间进行折中。
在选择多通道收发器时，应使BGA封装的引脚小于300(取决于器件支持的端口数)，球栅间距应约为1mm，封装大小应小于20mm×20mm。
● 成本
收发器每端口的成本是目前大多数设计人员必须考虑的关键因素，各厂商之间往往也要相互比较一番。大多数新型收发器都采用低成本的CMOS工艺开发， 这种工艺在很大程度上为降低成本进行了优化。此外，封装技术的进步以及封装承包市场上的竞争也为市场带来了更具竞争力的解决方案。目前，千兆位以太网收发器的每端口成本随着大批量产的开展已从2.50美元降至每件 1.50美元。
直接影响成本的其他因素包括：实施成本(外部组件等)类因素，电源管理需要，以及散热管理成本(散热片、风扇等)。此外，在选择收发器时，常常要牢 记具体的ASIC/FPGA/MAC开发目标。在这种情况下，组合设计(ASIC+收发器)的整体成本应作为决定因素来考虑，而不应仅考虑收发器本身的成本。
在选择千兆以太网收发器时，设计人员应考虑到整个信号链，并将关键的设计目标与组件选择结合起来考虑。
